National University of Singaporeの研究チームは、compute-in-interconnectとcompute-in-memoryチップレットを組み合わせ、マルチリクエストLLM推論を処理するアクセラレータCHIPSMOREの詳細を発表した。ベースモデルとLoRA適応の両方を単一設計で扱う構成となっている。

学術的な体裁を剥ぎ取れば、これはAIコスト曲線が実際にどこで屈曲するかへの賭けである。業界の注目と資本は訓練能力に固定されている。数十億ドル規模のデータセンター建設や、最先端の計算資源を追う上場前資金調達ラウンドがそれだ。しかし継続的に発生する請求書は推論に届く。そして推論は、生のFLOPS性能の問題である前に、メモリ帯域幅の問題である。計算をインターコネクトとメモリ自体に移すことで、GPUシリコンがデータ待ちでアイドル状態になる際に露呈する、まさにそのボトルネックを攻撃する。マルチリクエスト・マルチテナントの観点はさらに重要だ。共有ハードウェア上で多数の並行LoRAファインチューンを提供することは、まさに商用APIビジネスのワークロードプロファイルであり、利益率が決まる場所である。

グローバル事業者にとっての戦略的解釈は、推論効率が汎用GPUの競争ではなく、特殊シリコンの競争になりつつあることだ。建設ラッシュ全体で電力と容量の制約が強まる中、パッケージングとメモリ配置を通じてトークン毎ワットを引き上げるアーキテクチャは、現在ほぼ単一ベンダーのアクセラレータに流れている調達関心を引き寄せるだろう。

日本にとって、これは国内産業基盤がトレンドの下流ではなく上流に位置する稀なケースである。チップレット中心の設計は、先進パッケージングと基板材料によって成否が決まる。そして日本のサプライヤーは、パッケージング基板からダイシング・ボンディング装置まで、そのスタック全体で実質的な地位を保持している。推論シリコンが異種チップレットアセンブリに分散すれば、需要は日本が既に輸出している能力へとシフトする。そしてRapidusの2nm構想は、「ロジックでキャッチアップ」よりも具体的な川下顧客ストーリーを獲得することになる。

日本のSIerやエンタープライズ開発チームにとって、短期的なシグナルは異なる。マルチテナントLoRAサービングは、コストを膨張させることなく共有インフラ上で多数の顧客固有モデルを提供する技術的基盤であり、これは生成AIを構築するのではなく再販する場合に大半のSIerが必要とするモデルである。RPA中心の業務運用もこれに注目すべきだ。より安価で高密度な推論こそが、脆弱なスクリプト自動化をモデル駆動エージェントで大規模に置き換えることを経済的に可能にする。計画すべき依存関係はモデルではなく、それを実行するコストであり、そのコストは今やハードウェアアーキテクチャの問題なのである。